挽晴的嵌入式小窝CS43198文档解读 Back to Home

CS43198文档解读

Created2025-09-02|Updated2025-10-11
|Post Views:
Author: 挽晴
Link: https://lswq.top/2025/09/02/CS43198%E6%96%87%E6%A1%A3%E8%A7%A3%E8%AF%BB/
Copyright Notice: All articles on this blog are licensed under CC BY-NC-SA 4.0 unless otherwise stated.
DAC
Previous
滤波器归一化
Next
LM5156设计
Related Articles
2025-08-30
CS43198系统概览
2025-09-05
滤波器归一化
avatar
挽晴
Articles
7
Tags
5
Categories
0
关注我
Announcement
欢迎来到我的博客
Contents
  1. 1. 输出性能
  2. 2. 引脚分析
    1. 2.1. 引脚说明
    2. 2.2. 功能分析
      1. 2.2.1. FILT+- 的目的
      2. 2.2.2. 为什么能“储备”能量
      3. 2.2.3. 为什么不把 FILT+ 一端接地
      4. 2.2.4. 工作示意（简化）
      5. 2.2.5. 电荷泵
  3. 3. PLL 说明
    1. 3.1. 时钟路径
    2. 3.2. RCO 模式（内部振荡器）
    3. 3.3. 相关寄存器
      1. 3.3.1. 重要约束与说明
      2. 3.3.2. PLL 关断（上电的逆序以节省功耗）
  4. 4. 滤波选项（Filtering Options）
    1. 4.1. 滤波器类型组合（共 5 种）
    2. 4.2. MCLK_INT 倍频匹配的优势
    3. 4.3. 滤波器采样率
    4. 4.4. 滤波器特性参考
  5. 5. 数字信号输入配置
    1. 5.1. 🧠 xSP_SPRATE 必须设置的原因
    2. 5.2. 推荐初始化流程（在启用串口之前）
    3. 5.3. TDM 模式
    4. 5.4. I2S 模式
      1. 5.4.1. 通道位置计算（xSP_RX_CHn）
      2. 5.4.2. 通道激活相位控制（xSP_RX_CHn_AP）
  6. 6. DoP（DSD over PCM）数据格式解析
    1. 6.0.1. Marker 字节（[23:16]）
    2. 6.0.2. DSD 数据位（[15:0]）
    3. 6.0.3. 示例（24-bit 样本的十六进制表示）
    4. 6.0.4. 注意事项与验证建议
  • 7. 模拟输出架构
    1. 7.1. Class H Control
    2. 7.2. EXT_VCPFILT 模式
      1. 7.2.1. 简介
      2. 7.2.2. 适用场景与收益
      3. 7.2.3. 启用 EXT_VCPFILT 所需的硬件配置
      4. 7.2.4. 额外注意事项
      5. 7.2.5. HV_EN 与 VP_LDO 要求
  • 8. 寄存器表格
    1. 8.1. 全局寄存器 Base: 0x01 0000
    2. 8.2. PLL寄存器 Base：0x03 0000
    3. 8.3. ASP and XSP Registers Base:0x04 0002
    • Recent Posts
    Hexo 博客自动部署指南2025-10-11
    FIR滤波器原理及实现2025-09-12
    滤波器归一化2025-09-05
    CS43198文档解读2025-09-02
    LM5156设计2025-09-01
    © 2024 - 2025 By 挽晴
    桂ICP备2025071024号